메모리 감소와 저전력을 위한 BNN 가속기의 구조 최적화

초록

Neural network에서는 수많은 데이터의 이동 및 계산을 필요로 한다. 하드웨어에서 많은 데이터가 한 번에 이동하기에는 한계가 존재하며, 효율적인 방법이 필요했다. 하드웨어에서 데이터의 이동과 계산을 줄이기 위해 입력 데이터를 이진화 시켜 bit-level XNOR과 shift operation을 도입시킨 Binarized Neural Networks(BNN) 모델이 있다. 본 논문에서는 MNIST와 Cifar10, Cifar100 dataset을 기반으로 기본 BNN 모델을 활용하여 보다 향상된 최적화된 모델을 제안한다. BNN 알고리즘 구조를 분석하여, 레이어의 수와 위치를 최적화할 수 있다. 본 논문에서 제안하는 BNN 구조 최적화 모델은 실험 결과 기존과 비슷한 정확도를 유지하면서, 메모리 사용량과 전력소모량 등에서 큰 이점을 보였다. 제안된 최적화 모델은 Vivado 2020.2의 Verilog를 통해 구현되었고 최신 데이터셋을 사용하여 실험 검증되었다. 실험 결과 제안된 구조는 기존 구조에 비해 LUT의 수가 26.7% 줄었으며, 전력 소모량 또한 44.1% 작아졌다.

키워드